人工智能服务器中最关键的电气路径，可能也是最短的一条。在先进的AI系统中，电压稳定性已不再仅由板级供电网络（PDN）决定。随着越来越多的功能集成到先进封装中，封装本身已成为PDN不可或缺的一部分。
尽管电路板仍负责在整个系统中分配电力，但处理器端的电压稳定性越来越依赖于封装内部发生的情况。寄生电感、集成密度以及去耦电容与负载点之间的距离，均会影响PDN抑制瞬态电压跌落的能力。
为何AI处理器改变了供电规则
芯粒架构与高带宽存储器（HBM）将处理器、存储器及辅助电路紧密集成，以提升计算密度与内存带宽。这一架构转变也改变了电力输送至处理器的方式（图1）。
当今的AI处理器在接近1V的供电轨下运行，电流变化迅速。随着电压裕量不断缩小，即使微小的寄生电感也可能引发显著的瞬态电压跌落——这在前几代处理器中几乎可以忽略不计。电源与负载点之间的电气路径已成为一项关键设计约束。
当电路板已不够“近”
数十年来，通过精心布置稳压器与去耦电容以降低板级PDN阻抗，一直是提升电源完整性的主要手段。该方法依然重要，但其前提是电气路径足够短，可有效控制寄生电感。
先进AI处理器挑战了这一前提。随着电流瞬变速度加快、工作电压持续下降，仅几毫米长的互连所具有的电感，就足以限制电荷抵达负载点的速度。
实践中，该路径最关键的区段位于最近的去耦电容与处理器之间。随着封装密度不断提高，降低该最终区段的电感，比单纯增加可用总电容更为关键。超过某一阈值后，继续增加板载电容已无法改善瞬态响应性能——此时限制因素不再是电容总量，而是电气路径本身。
供电现为层级化结构
AI系统不再依赖单一层次的去耦。去耦电容如今分布于整个PDN中，从稳压器、PCB延伸至封装内部，甚至直接集成于封装之中。各层级覆盖不同频段，协同维持低PDN阻抗。
电路板与封装不再独立设计，二者构成一个从稳压器到负载点的统一电气系统。封装布局、互连几何结构、去耦位置及信号布线共同定义了同一电流路径。
将去耦嵌入封装内部
即便在层级化PDN中，单一去耦层也无法在整个处理器工作频谱内维持低阻抗。板载电容虽在部分频段仍有效，但其电气路径限制了其向AI处理器提供最高频瞬变电流的能力。
将去耦层级延伸至封装内部，可使储能元件距处理器仅50–100微米，大幅缩短至负载点的电气距离。这一新增层级拓宽了PDN维持低阻抗的有效频率范围，在板级长路径失效的高频段提供瞬态电流支持。
多种先进封装技术现已将硅基电容器直接集成于封装基板或中介层中，实现高达1.0 µF/mm²以上的电容密度，且占用面积远小于分立方案。通过拉近去耦电容与处理器的距离，此类方案可显著降低高频PDN阻抗，更好满足AI工作负载所需的快速瞬变电流需求。www.eic.net.cn
电源完整性始于封装内部
电源完整性不再仅由PCB布局与稳压器选型决定。封装架构、互连几何结构及去耦策略必须统筹考虑，因它们共同影响整条电流路径的电气行为。
封装设计师、芯片架构师与电源完整性工程师日益基于共享的PDN仿真模型开展协作，评估完整电气路径，而非将电路板与封装视为彼此割裂的领域。
将封装作为PDN的一部分进行设计
封装已不再仅是连接处理器与PCB的机械结构；它本身已成为PDN的一部分。将处理器、封装与PCB视作统一电气系统，已成为保障先进AI平台电源完整性的必要前提。易IC库存管理软件可助力供应链高效协同，确保关键元器件及时到位，支撑此类高密度集成设计的顺利落地。
