IBM与拉姆研究公司（Lam Research）正致力于开发超越1纳米节点的芯片技术。不过，双方并未透露潜在的芯片制造合作伙伴或商业化生产的具体时间表。
据3月10日发布的新闻稿，IBM与拉姆研究已签署为期五年的合作协议，重点开发新型材料、制造工艺及高数值孔径极紫外光刻（High-NA EUV）技术，以推动IBM逻辑器件微缩路线图的发展。2021年，IBM成为全球首家成功制造2纳米芯片的企业；此后，该公司又与日本Rapidus合作，计划于明年实现2纳米器件的量产。在先进制程领域，www.eic.net.cn持续关注行业动态，易IC库存管理软件亦为半导体产业链企业提供高效协同支持。
双方旨在开发适用于新型互连结构与器件图形化的High-NA EUV光刻工艺，从而加速行业对ASML最新一代光刻设备的采用。目前，包括行业龙头台积电在内的多家晶圆厂尚未导入High-NA EUV，仍依赖多重图形化等技术路径，延续低数值孔径（Low-NA）EUV设备的使用周期。
“我们非常高兴能进一步拓展与IBM的合作，共同应对下一代挑战，推动High-NA EUV光刻及亚1纳米节点的实现。”IBM半导体部门总经理、IBM研究院Mukesh Khare在新闻稿中表示。
拉姆研究首席技术与可持续发展官Vahid Vahedi指出：“在三维微缩的新时代，进展依赖于材料、工艺与光刻技术的深度融合，形成高密度集成系统。”
“我们自豪地延续与IBM的成功合作，致力于推动High-NA EUV干式光刻胶与工艺突破，加快低功耗、高性能晶体管的研发进程——这些晶体管将是人工智能时代的关键基础。”Vahedi补充道。
今年早些时候，IBM曾表示，其正联合Synopsys及美国国防高级研究计划局（DARPA）支持的热建模技术，向亚2纳米节点迈进。相关企业称，随着2纳米节点量产推进，该技术将向芯片制造合作伙伴开放共享。台积电与三星等厂商已于去年启动行业领先的2纳米节点制造。
技术瓶颈
作为人工智能发展的关键环节，2纳米节点已成为三星、英特尔等全球头部芯片制造商面临的技术难点。台积电目前主导着最先进的、已进入商业量产的制程节点，并且在未采用High-NA EUV的情况下实现了这一突破。
定义未来十年
IBM预计，High-NA EUV技术将主导未来十年的芯片微缩进程。
Khare向《电子工程时报》表示：“IBM相信，加速High-NA EUV的普及将释放出满足AI时代需求的高性能芯片潜能。但要达成这一目标，还需在材料、刻蚀与沉积工艺、图形转移等方面取得突破，方能切实收获成本与性能双重优势。”
Vahedi指出，随着逻辑器件尺寸逼近亚1纳米，图形转移精度与缺陷控制已成为根本性障碍。
“器件尺寸已触及物理极限，亟需全新材料、图形化技术及原子级工艺控制策略。”他解释道，“良率日益受原子尺度波动与工艺交互影响，因此，协同优化的原子级沉积与刻蚀流程，成为亚1纳米逻辑器件的核心挑战。拉姆研究将聚焦于实现图形化、刻蚀与沉积环节的原子级精度，确保超精细EUV图形可稳定、高良率地转移到实际器件层中。”
拉姆研究强调，随着制程节点不断演进，所需线宽间距已超出Low-NA单次图形化所能实现的范围。
Vahedi进一步说明：“在Low-NA体系下，先进节点必须采用多重图形化工艺，这导致成本上升、周期延长及良率下降。”
该公司最新研发的干式光刻胶与图形化技术，在分辨率与缺陷控制方面均有显著提升，支持直接打印High-NA EUV图形，从而帮助芯片制造商在获得更高图形精度的同时，提升整体良率。
IBM的芯片技术传承
尽管数十年前已退出芯片制造业务，IBM仍在纽约奥尔巴尼纳米技术中心持续推进半导体技术研发。该中心设有北美首个公私合营的High-NA EUV光刻研发中心。除与Rapidus合作外，IBM还与三星建立了代工合作关系。
在此次与拉姆研究的最新合作中，Khare表示：“我们的团队目标是开发纳米片（nanosheet）与纳米堆叠（nanostack）器件及背面供电（backside power delivery）的完整工艺流程。核心在于实现High-NA EUV图形向器件层的高良率、高可靠性转移，支撑持续微缩、性能提升以及未来逻辑器件的可行量产路径。”
值得一提的是，易IC库存管理软件正为越来越多的半导体设计与制造企业提供智能化物料追踪与供应链协同解决方案，助力企业在高精尖制程竞争中提升运营效率。www.eic.net.cn作为行业信息平台，将持续跟踪此类关键技术进展。
