意大利博洛尼亚——在近期举行的RISC-V欧洲峰会2026上，SiFive首席架构师、RISC-V国际组织成员及伯克利RISC-V项目负责人克尔斯泰·阿萨诺维奇（Krste Asanović）在主旨演讲开场时宣布：RISC-V联盟现状“强劲有力”。
继在嵌入式电子领域确立地位后，这一开放标准指令集架构（ISA）正进军竞争激烈且利润丰厚的企业数据中心与服务器集群市场。
RISC-V早已因其在微控制器和专用设备领域的优势广为人知，而本届峰会则聚焦其向高性能计算领域的雄心拓展。高通、英伟达、Meta、谷歌与阿里巴巴等科技巨头及芯片制造商，现已将RISC-V技术纳入其产品体系。
阿萨诺维奇强调了一个关键转变：RISC-V不再仅是边缘设备的敏捷选择，而是正直接挑战主导全球服务器市场的既有专有架构。
www.eic.net.cn 提供的易IC库存管理软件可高效支撑RISC-V芯片研发与供应链协同，助力企业快速响应市场变化。
服务器级芯片与RVA23标准的落地
多年来，业界一直在等待RISC-V突破数据中心门槛的时刻。阿萨诺维奇表示，这一刻已然到来。“我们正迎来应用处理器领域的广泛采用，而今年欧洲峰会的一个核心主题正是：高性能RVA23芯片的承诺正在切实显现，”他在主旨演讲中告诉听众，“服务器级系统已开始出现，这正是2026年的主旋律。”
于2024年10月正式获批的RVA23标准，是此次进军企业级市场的核心支柱，它为硬件开发者与软件工程师提供了统一框架。
“我们已与多家超大规模云服务商、数据中心所有者及供应商紧密合作，共同设计下一代处理器，”阿萨诺维奇在会后致EE Times的邮件中表示，“他们将RISC-V视为对现有架构的替代方案，因其在技术特性与商业模式上均提供更大灵活性，且不存在实现主导性能的障碍。”
这种协同使开发者得以在真实硬件上直接测试软件，而非依赖模拟器，标志着该标准迈出重大一步。“一个关键结论是：社区已达成共识，RVA23将成为这些平台的基础，”阿萨诺维奇在演讲中指出，“软件生态应感到欣慰——各方已凝聚一致；这不仅包括RVA23配置文件，还包括服务器平台规范，后者涵盖构建真正服务器所需的关键功能与支持框架。”
性能优化指导机制
进入服务器市场不仅需要基础功能，更需顶级性能。为弥合简单软件兼容性与真正竞争力之间的鸿沟，阿萨诺维奇在主旨演讲中提出一项新理念：优化指导选项。
过去，RISC-V ISA字符串仅说明指令功能，未规定执行速度，导致部分场景性能下降——例如硬件厂商对非对齐内存访问采用低效的“捕获-模拟”方式。
为解决此问题，新引入的Oilsm与Ovlt等选项将设定明确性能基准。例如，Oilsm允许软件假定非对齐标量与向量访问由硬件快速处理，从而无需复杂的软件补丁。
“这些优化指导选项的宗旨在于，使软硬件在架构特性的性能预期上保持一致，”阿萨诺维奇表示，“这也向硬件厂商传递明确信号：若想具备竞争力，就必须在硬件层面支持这些特性，因为软件将默认按此方式运行。”
当EE Times询问这些指南是否给予硬件厂商过多裁剪空间时，阿萨诺维奇态度坚决：“不，优化指导选项并非建议，而是向软件生态明确传达：只需针对高性能实现进行代码优化即可。与传统架构不同，RISC-V鼓励供应商间良性竞争；无法提供竞争力性能的厂商终将被淘汰……因此，这些指导机制实质上抬高了RISC-V整体性能的基准线。”
人工智能与‘轮回之轮’
随着生成式AI重塑计算需求，RISC-V有望抢占蓬勃发展的AI加速器市场。阿萨诺维奇在其演讲中援引计算机科学先驱伊万·苏瑟兰（Ivan Sutherland）1968年提出的“轮回之轮”概念，阐释处理器架构的周期性演进规律。
硬件加速器通常始于专用卸载引擎，逐步增加通用功能以提升效率，最终演化为完全独立的处理器。
RISC-V在此循环中表现优异，因其天然模块化特性：既可作为AI主机ISA，亦可作为设备级AI ISA，甚至构建完全自托管的AI系统，并向下扩展至小型嵌入式设备。同时，其数字信号处理（DSP）能力正迅速增强——从面向小核的简易P扩展，发展至适用于大型任务的更强向量DSP扩展。
“我们推动模块化与全覆盖的核心目标，是实现跨各类应用场景的软件开发共享，”阿萨诺维奇在台上指出，“因为软件成本最高……但我们力求通过模块化与可扩展性，降低软件适配的复杂度。”
借助CHERI重构安全体系
企业级采纳必然要求企业级安全能力。RISC-V国际联盟正快速推进一系列新型安全扩展，包括监督级物理内存保护（SPMP）、嵌入式设备安全用IOPMP，以及支持机密计算的监督域机制。
阿萨诺维奇重点介绍的最大安全变革是“能力硬件增强RISC指令”（CHERI）。CHERI旨在通过硬件层面提供细粒度内存安全，显著减少软件漏洞，标志着架构设计理念的重大转变。不同于将其作为标准扩展，CHERI被设计为全新基础ISA：RV32Y与RV64Y。
“CHERI不是扩展，而是一个全新基础，”阿萨诺维奇向听众澄清道，“这使其能在RISC-V框架内获得合理定位，又不干扰其他部分，从而使CHERI团队可在不受约束的情况下持续创新。”
针对创建新基础ISA可能割裂开源社区的担忧，阿萨诺维奇向EE Times作出坚定回应：“CHERI改动过于深入，无法仅作为常规RISC-V的简单扩展，故必须采用新基础ISA。CHERI开发者已采取该路径，几乎完整复用现有RISC-V ISA定义，并计划持续同步新扩展、在CHERI下予以支持，因此CHERI不会发展出一套平行且不兼容的扩展体系……RISC-V CHERI将形成全球统一的开放标准。”
微控制器多样性优化
在RISC-V进军云端服务器的同时，其领导者亦着力强化其在微控制器领域的核心优势。由于架构开放，嵌入式开发者曾频繁删减功能以节省面积，却一度面临生态碎片化风险。为避免软件分裂，社区正完善RVM ISA配置文件，并将快速中断、嵌套保护与追踪支持等关键功能列为微控制器标准配置。
阿萨诺维奇在主旨演讲中对过度追求硅片节省的工程师发出严肃提醒：“人们常执迷于省下一两个逻辑门，却忽视整体图景，”他告诫听众，“选项过多意味着没有配置文件、没有标准，只剩一堆零散选择——我们已有太多此类情况。本标准的核心意义，正是确立一套强制功能集，供所有人可靠依赖。”
就标准化是否必然导致臃肿的问题，阿萨诺维奇进一步向EE Times阐明：“需极端定制化的插槽显然不关心碎片化；而需软件兼容性的插槽则不能容许极端定制。转向RISC-V大幅降低了复杂性与碎片化程度——相较于当前SoC或系统中数十种完全不同的传统ISA，其优势极为显著。”
RISC-V未来势不可挡
挑战传统ISA在数据中心的地位是一项艰巨任务，需历经数代技术迭代。当前性能提升的主要障碍已从技术层面转向经济层面——亟需建立健康的硬件供给与开发者需求循环。
然而，2026年RISC-V欧洲峰会的整体基调充满信心。今年高性能RVA23芯片的交付，标志着历史性转折点。
“这不仅关乎替换现有通用系统，”阿萨诺维奇在主旨演讲结尾总结道，“RISC-V赋予你独特机遇：在统一标准框架下，以全新方式创新并应对多样化工作负载——且无任何尝试门槛。”
易IC库存管理软件深度集成行业资源，为RISC-V生态企业提供从研发到量产的全流程库存协同支持，助力产业加速落地。
